Проектирование реконфигурируемых систем в LabVIEW FPGA

Содержание книги "Проектирование реконфигурируемых систем в LabVIEW FPGA "

Отзывы о книге
Об авторах
Предисловие Е.Д. Барана
Предисловие А.Ю. Романова
Благодарности
Глава 1. Программируемые логические интегральные схемы
1.1. Простые программируемые логические устройства
1.2. Технологии программирования ПЛИС
1.3. Пограничное сканирование и JTAG-интерфейс
1.4. Сложные программируемые логические устройства
1.5. Оперативно программируемые логические матрицы
1.6. Сравнение архитектур ПЛИС
1.7. Современные программируемые логические схемы Xilinx FPGA 7-й серии
1.8. Средства проектирования цифровых устройств на ПЛИС
1.9. Применение ПЛИС
1.10. Заключение
Глава 2. Устройства ввода-вывода
2.1. Многофункциональные модули ввода-вывода классической архитектуры
2.1.1. Блок аналогового ввода
2.1.2. Блок аналогового вывода
2.1.3. Блок цифрового ввода-вывода
2.1.4. Блок таймерного ввода-вывода
2.1.5. О взаимодействии блоков многофункционального модуля вывода-вывода
2.2. Модули ввода-вывода со встроенным кондиционированием сигналов
2.3. Модули ввода-вывода С-серии
2.4. Реконфигурируемые модули ввода-вывода серии R
2.5. Реконфигурируемые модули ввода-вывода серии FlexRIO
2.6. Заключение
Глава 3. Виртуальные измерительные приборы и программное обеспечение National Instruments
3.1. История появления LabVIEW
3.2. Основные свойства LabVIEW
3.3. История развития технологии виртуальных измерительных приборов
3.4. Measurement and Automation eXplorer
3.4.1. Создание симулируемых устройств ввода-вывода
3.4.2. Конфигурирование и тестирование симулируемых устройств ввода-вывода
3.4.3. Конфигурирование и тестирование реальных устройств ввода-вывода
3.4.4. Создание задачи
3.4.5. Конфигурирование программного обеспечения среды проектирования
3.4.6. Конфигурирование сетевого окружения
3.5. Заключение
Глава 4. Организация среды проектирования LabVIEW
4.1. Запуск LabVIEW. Начало работы
4.2. Создание проекта
4.3. Редакторы для проектирования программ LabVIEW
4.4. Инструменты редакторов программ
4.4.1. Инструментальные линейки кнопок
4.4.2. Палитра инструментов Tools Palette
4.4.3. Объекты программ LabVIEW. Пример программы
4.4.5. Палитра объектов лицевой панели Controls Palette
4.4.6. Палитра объектов блок-диаграммы Functions Palette
4.5. Заключение
Глава 5. Техника программирования в среде LabVIEW
5.1. Разработка лицевой панели и настройка объектов лицевой панели
5.1.1. Настройка свойств объекта из контекстного меню
5.1.2. Задание свойств объекта в окне Properties
5.1.3. Массивы и кластеры на лицевой панели
5.2. Разработка блок-диаграммы
5.2.1. Соединение узлов блок-диаграммы. Первая программа
5.2.2. Техника проектирования программ.
VI генератора сигналов
5.2.3. Разработка пиктограммы VI
5.2.4. Вызов подпрограмм subVI. Цикл While.
Ошибки проектирования
5.3. Техника отладки программ в LabVIEW
5.3.1. Устранение ошибок до компиляции, или Почему в LabVIEW мало грубых ошибок
5.3.2. Отладка программ с помощью пробников и контрольных точек
5.3.3. Средства пошаговой отладки программ. Анимация выполнения программы
5.3.4. Кластер ошибок. Интерпретация ошибок выполнения программы
5.3.5. Помощь в среде проектирования LabVIEW
5.4. Разработка блок-диаграммы. Основные структуры
5.4.1. Структуры итерационной обработки данных (циклы While и For)
5.4.2. Туннели и регистры сдвига
5.4.3. Разработка блок-диаграммы. Продолжение
5.4.4. Структура выбора
5.4.5. Управление свойствами объектов
5.4.6. Переменные в LabVIEW
5.4.7. Обмен данными с использованием Channel Wire
5.5. Программирование операций ввода-вывода
Глава 6. Архитектура реконфигурируемых систем измерения и управления
6.1. Компоненты реконфигурируемых систем
6.2. Системы на основе модуля R-серии
6.3. Высокопроизводительные системы на платформе FlexRIO
6.4. Системы на платформе CompactRIO
Глава 7. Среда проектирования реконфигурируемых систем
7.1. Особенности среды LabVIEW FPGA
7.2. Генерация кода, загружаемого в FPGA
7.3. Палитра Controls LabVIEW FPGA
7.4. Палитра Functions LabVIEW FPGA
7.4.1. Субпалитра функций обработки данных
7.4.2. Субпалитра функций управления Control
7.4.3. Субпалитра Utilities
7.4.4. Субпалитра High Throughput Math
7.4.5. Субпалитра матричных вычислений
7.4.6. Экспресс-функции субпалитры FPGA Math & Analysis
7.4.7. Субпалитра ввода-вывода FPGA I/O
7.4.8. Субпалитра узлов для работы с памятью FPGA
7.4.9. Функции управления таймингом. Субпалитра Timing FPGA
7.4.10. Субпалитра функций синхронизации задач в FPGA
7.4.11. Интеграция IP в FPGA VI
7.5. Методы и средства отладки FPGA-приложений
Глава 8. Разработка реконфигурируемых систем в LabVIEW
8.1. Этапы разработки реконфигурируемых систем
8.1.1. Создание проекта системы на основе модуля R-серии
8.1.2. Программирование целевой платформы. Разработка FPGA VI
8.1.3. Тактирование и синхронизация в FPGA
8.2. Сборка и компиляция FPGA VI
8.3. Параллелизм выполнения операций в FPGA
8.3.1. Разделяемые ресурсы
8.4. Оптимизация FPGA VI
8.4.1. Оптимизация ресурсов FPGA
8.4.2. Оптимизация производительности FPGA VI
Глава 9. Управление FPGA VI. Разработка Host VI
9.1. Субпалитра FPGA Interface
9.1.1. Функция Invoke Method
9.2. Программный обмен данными через элементы лицевой панели
9.2.1. Обработка событий интерфейса оператора. Структура Event
9.3. Обмен данными по прерываниям
9.4. Обмен данными с использованием канала прямого доступа к памяти
Глава 10. Обработка данных в приложениях LabVIEW FPGA
10.1. Фильтрация
10.1.1. Применение экспресс-функций для фильтрации в FPGA VI
10.1.2. Разработка Host VI для Filter_FPGA.vi
10.1.3. Разработка нестандартных фильтров
10.1.4. Тестирование FPGA приложений. FPGA Desktop Execution Node
10.2. Быстрое преобразование Фурье в FPGA
Глава 11. Стандартные интерфейсы для работы с периферийными устройствами.
Комплексное тестирование приложений
11.1. Интерфейс SPI в FPGA
11.2. Разработка SPI Master в FPGA на основе шаблона конечного автомата
11.3. Интерфейс I2C в FPGA
11.4. Логический анализатор
11.5. Тестирование разработанных устройств
11.6. Дополнения и выводы
Интерфейсы
Логический анализатор
Глава 12. Измерение неэлектрических величин.
Расширение систем, выполненных на модулях R-серии
12.1. Системы на основе модуля R-серии с шасси расширения и модулями С‑серии
12.2. Программирование модулей С-серии. FPGA VI
12.3. Программирование модулей С-серии. Host VI
Глава 13. Разработка встраиваемых и распределенных систем на платформе cRIO
13.1. Модели программирования систем CompactRIO
13.2. Компоновка контроллера cRIO
13.3. Создание и компоновка проекта
13.4. Конфигурирование компонентов проекта
13.5. Разработка FPGA VI
13.6. Организация обмена данными между контроллером и компьютером
13.6.1. Тестирование обмена данными в распределенной системе
13.7. Разработка RT VI
13.8. Разработка PC VI
13.9. Тестирование
Глава 14. Создание и развертывание исполняемых файлов
14.1. Создание и развертывание двоичного файла, исполняемого в FPGA
14.2. Создание и развертывание исполняемого файла для выполнения на контроллере cRIO
14.3. Создание приложения для выполнения на компьютере
Глава 15. Генерация HDL из проекта LabVIEW FPGA
15.1. Установка LabVIEW FPGA IP Export Utility
15.2. Начало работы с LabVIEW FPGA IP Export Utility
15.3. Элементы управления и индикаторы
15.4. Экспорт IP-блока
15.5. Описание портов IP-блока
15.6. Использование IP-блока в проекте Vivado
15.7. Сопряжение IP по AXI
15.8. Запуск поведенческого моделирования
15.9. Использование однократно запускаемого IP-блока
15.10. Работа с множественными доменами тактовых сигналов
15.11 Экспорт HDL-кода в САПР других производителей ПЛИС
Заключение
Список литературы