Содержание книги "ПЛИС фирмы Altera
:
элементная база, система проектирования и языки описания аппаратуры"
ВВЕДЕНИЕ
ГЛАВА 1. ЭЛЕМЕНТНАЯ БАЗА
1.1. Семейство МАХ3000
1.2. Семейство FLEX6000
1.3. Семейство МАХ7000
1.4. Семейство FLEX8000
1.5. Семейство МАХ9000
1.6. Семейство FLEX10K
1.7. Семейство АРЕХ20К
1.8. Семейство Mercury
1.9. Семейство АСЕХ
1.10. Конфигурационные ПЗУ
1.11. Программирование и реконфигурирование в системе
ГЛАВА 2. СИСТЕМА ПРОЕКТИРОВАНИЯ MAX+PLUS II
2.1. Общие сведения
2.2. Процедура разработки проекта
2.3. Редакторы MAX PLUS II
2.4. Процесс компиляции
2.5. Верификация проекта
ГЛАВА 3. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ AHDL
3.1. Общие сведения
3.2. Использование чисел и констант в языке AHDL
3.3. Комбинационная логика
3.4. Последовательностная логика
3.5. Цифровые автоматы с памятью (state mashine)
3.6. Реализация иерархического проекта
3.7. Управление синтезом
3.8. Элементы языка AHDL
3.9. Синтаксис языка AHD
ГЛАВА 4. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VHDL
4.1. Общие сведения
4.2. Алфавит языка
4.3. Типы данных
4.4. Операторы VHDL
4.5. Интерфейс и тело объекта
4.6. Описание конфигурации
4.7. Векторные сигналы и регулярные структуры
4.8. Задержки сигналов и параметры настройки
4.9. Атрибуты сигналов и контроль запрещенных ситуаций
4.10. Алфавит моделирования и пакеты
4.11. Описание монтажного «ИЛИ» и общей ш и ны
4.12. Синтезируемое подмножество VHDL
4.13. Краткое описание синтакиса синтезируемого подмножества VHDL
ГЛАВА 5. ЯЗЫК ОПИСАНИЯ АППАРАТУРЫ VERILOG HDL
5.1. Общие сведения
5.2. Операторы
5.3. Числа в Verilog
5.4. Цепи в Verilog (Nets)
5.5. Регистры (Registers)
5.6. Векторы (Vectors)
5.7. Массивы (Arrays)
5.8. Регистровые файлы (Memories)
5.9. Элементы с третьим состоянием (Tri-state)
5.10. Арифметические операторы (Arithmetic operators)
5.11. Логические операторы (Logical operators)
5.12. Операторы отношения (Relational operators)
5.13. Операторы эквивалентности (Equality)
5.14. Поразрядные операторы (Bitwise operators)
5.15. Операторы приведения (Reduction operator)
5.16. Операторы сдвига (Shift operator)
5.17. Конкатенация (объединение, Concatenation)
5.18. Повторение (Replication)
5.19. Системные директивы (System tasks)
5.20. Проектирование комбинационных схем, пример проектирования мультиплексора 4 в 1
5.21. Модули проекта (Design blocks modules)
5.22. Порты (Ports)
5.23. Правила соединения (Connection rules)
5.24. Базовые блоки (Basic blocks)
5.25. Пример проектирования последовательностного устройства: двоичный счетчик
5.26. Временной контроль (Timing Control)
5.27. Защелкивание (triggers)
5.28. Список сигналов возбуждения (sensitivity list)
5.29. Задержка распространения в вентиле (Gate delays)
5.30. Операторы ветвления (Branch statements)
5.31. Циклы (Looping constructs)
5.32. Файлы в Verilog
5.33. Задание векторов входных сигналов для моделирования (Verilog input vectors)
5.34. Список операторов Verilog
5.35. Приоритет операторов
5.36. Ключевые слова (keywords)
5.37. Директивы компилятора
5.38. Типы цепей (Net types)
ГЛАВА 6. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ С ИСПОЛЬЗОВАНИЕМ ЯЗЫКОВ ОПИСАНИЯ АППАРАТУРЫ VHDL И VERILOG
6.1. Общие сведения
6.2. Триггеры и регистры
6.3. Построение устройств потоковой обработки данных (Datapath logic)
6.4. Счетчики
6.5. Арифметические устройства
6.6. Конечные автоматы (Finite state machine)
6.7. Элементы ввода-вывода
6.8. Параметризация
6.9. Специфика проектирования устройств с учетом архитектурных особенностей ПЛИС
6.10. Совместное использование ресурсов
6.11. Дублирование регистра
6.12. Создание описаний с учетом особенностей архитектуры ПЛИС (Technology Specific Coding Techniques)
ГЛАВА 7. ПРИМЕРЫ РЕАЛИЗАЦИИ АЛГОРИТМОВ ЦОС НА ПЛИС
7.1 Реализация цифровых фильтров на ПЛИС семейства FLEX фирмы «Altera»
7.2 Реализация цифровых полиномиальных фильтров
7.3 Алгоритмы функционирования и структурные схемы демодуляторов
7.4 Реализация генератора ПСП на ПЛИС
7.5 Примеры описания цифровых схем на VHDL
7.6 Реализация нейрона на AHDL
7.7 Построение быстродействующих перемножителей
Приложение 1. Система проектирования Quartus
Приложение 2. Интерфейсы передачи данных и сопряжение устройств
Приложение 3. Практические рекомендации по разработке печатных плат
Литература
