Технология ММХ : новые возможности процессоров P5 и P6
Место издания: Москва
ISBN: 5-86404-105-х
Страниц: 214
Артикул: 41394
Краткая аннотация книги "Технология ММХ"
Книга знакомит читателя с новым изобретением фирмы Intel – технологией MMX. В книге приводится описание архитектуры MMX, а также в качестве примеров приведены исходные тексты MMX-алгоритмов. Кроме технологии MMX в книге рассмотрена работа конвейера процессоров P5 и P6, рассмотрены методы оптимизации программ,приведено описание некоторых новых возможностей процессоров P5 и P6 по сравнению с Intel486 (например, системный режим, расширенные возможности страничного преобразования и др.)
Весь материал книги является новым, в том смысле, что ранее на русском языке не издавался.
Книга рассчитана на программистов, занимающихся разработкой программ на ассемблере.
Содержание книги "Технология ММХ"
ПРЕДИСЛОВИЕ
1. ПРОГРАММНАЯ МОДЕЛЬ ММХ
2. СИСТЕМА КОМАНД ММХ
3. ПРИМЕРЫ ММХ-АЛГОРИТМОВ
4. СПРАВОЧНИК ПО СИСТЕМЕ КОМАНД ММХ
5. ПРОЦЕССОРЫ СЕМЕЙСТВА P5
6. ПРОЦЕССОРЫ СЕМЕЙСТВА P6
7. НОВЫЕ КОМАНДЫ P5 И P6
8. СТРАНИЧНОЕ ПРЕОБРАЗОВАНИЕ В ПРОЦЕССОРАХ P5 И P6
9. ВИРТУАЛЬНЫЕ ПРЕРЫВАНИЯ
10. МОНИТОРИНГ ПРОИЗВОДИТЕЛЬНОСТИ
11. СИСТЕМНЫЙ РЕЖИМ
ПРИЛОЖЕНИЕ А. СПАРИВАНИЕ ЦЕЛОЧИСЛЕННЫХ КОМАНД
ПРИЛОЖЕНИЕ Б. СПАРИВАНИЕ FPU-КОМАНД
ПРИЛОЖЕНИЕ В. ДЕКОДИРОВАНИЕ КОМАНД В МИКРООПЕРАЦИИ
ПРИЛОЖЕНИЕ Г. ФОРМАТ РЕГИСТРА CR4
ПРИЛОЖЕНИЕ Д . КОДИРОВАНИЕ ММХ-КОМАНД
Все отзывы о книге Технология ММХ : новые возможности процессоров P5 и P6
Отрывок из книги Технология ММХ : новые возможности процессоров P5 и P6
Евгений Бердышев. ТЕХНОЛОГИЯ ММХ 112 Изменения в прерываниях: При попытке записать единицу в зарезервированный бит специ-альных регистров генерируется исключение #GP – нарушение общей защиты. При обнаружении единицы в зарезервированном бите элемента каталога страниц или элемента таблицы страниц генерируется исключение #PG – страничное нарушение. Добавлено новое исключение #18 – Machine Check Exception. Это исключение предназначено для сообщения об аппаратных ошибках. Исключение является специфическим для данной мо-дели процессора и может быть изменено в последующих моде-лях. Управление исключением осуществляется через MSR-регистры. Новые функциональные возможности: Добавлен новый режим работы – System Management Mode (SMM) (см. 11 – “Системный режим”). Добавлены новые возможности в механизм страничного преоб-разования (см. 8 – “Страничное преобразование в процессорах P5 и P6”). Добавлены новые возможности в механизм обработки прерыва-ний (см. 9 – “Виртуальные прерывания”). 5.2. Конвейер процессоров семейства P5 Конвейер Pentium (рис. 5.2) построен так, что позволяет выпол-нять одновременно до двух команд. Прозрачный для программ механизм предсказания ветвлений позволяет уменьшить за-держки конвейера при переходах. В процессоре Pentium MMX в конвейер добавлены новые стадии. P5 может декодировать до двух инструкций за один такт и направлять их по двум логиче-ским каналам. Будем называть их U-каналом и V-каналом. На этапе декодирования процессор проверяет, могут ли две коман-ды выполняться параллельно. Если да, то первая команда на-правляется в U-канал конвейера, а вторая – в V-канал. В про-тивном случае только одна команда направляется в U-канал и ничего не поступает в V-канал.
С книгой "Технология ММХ" читают
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Бестселлеры нон-фикшн
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Новинки книги нон-фикшн
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
Посмотреть
и мы свяжемся с вами в течение 15 минут
за оставленную заявку