Технология ММХ

Евгений Бердышев. ТЕХНОЛОГИЯ ММХ 112 Изменения в прерываниях: При попытке записать единицу в зарезервированный бит специ-альных регистров генерируется исключение #GP – нарушение общей защиты. При обнаружении единицы в зарезервированном бите элемента каталога страниц или элемента таблицы страниц генерируется исключение #PG – страничное нарушение. Добавлено новое исключение #18 – Machine Check Exception. Это исключение предназначено для сообщения об аппаратных ошибках. Исключение является специфическим для данной мо-дели процессора и может быть изменено в последующих моде-лях. Управление исключением осуществляется через MSR-регистры. Новые функциональные возможности: Добавлен новый режим работы – System Management Mode (SMM) (см. 11 – “Системный режим”). Добавлены новые возможности в механизм страничного преоб-разования (см. 8 – “Страничное преобразование в процессорах P5 и P6”). Добавлены новые возможности в механизм обработки прерыва-ний (см. 9 – “Виртуальные прерывания”). 5.2. Конвейер процессоров семейства P5 Конвейер Pentium (рис. 5.2) построен так, что позволяет выпол-нять одновременно до двух команд. Прозрачный для программ механизм предсказания ветвлений позволяет уменьшить за-держки конвейера при переходах. В процессоре Pentium MMX в конвейер добавлены новые стадии. P5 может декодировать до двух инструкций за один такт и направлять их по двум логиче-ским каналам. Будем называть их U-каналом и V-каналом. На этапе декодирования процессор проверяет, могут ли две коман-ды выполняться параллельно. Если да, то первая команда на-правляется в U-канал конвейера, а вторая – в V-канал. В про-тивном случае только одна команда направляется в U-канал и ничего не поступает в V-канал.