Математические модели и методы синтеза в сверхбольших интегральных схемах

62 библиотек можно посмотреть в каталоге программы: …:\Xilinx\14.7\ISE_DS\ISE\vhdl\src\ Выведение триггера D-типа с синхронным сбросом Создание экземпляра триггера D-типа с синхронным сбросом myDFF: process (clk) begin if rising_edge(clk) then if (reset =’1’) then Q <=’0’; else Q <= D; end if; end if; end process myDFF; library unisim; use unisim.vcomponents.all; myDFF: for port map (D=>D, C=>clk, R=>reset, Q=>Q); Шаблоны языка (Language Templates, значок лампочки) обеспечивает доступ к наиболее часто используемым конструк-циям языка, а также содержит шаблоны для создания экземпля-ров примитивов. Преимущества использования вывода:  Инструментам синтеза могут гибко сделать выбор между производительностью и использованием ресурсов.  Инструменты оптимизации более эффективны.  Процесс написания кода занимает меньше времени.  Большая портативность среди семейств.  Простое и быстрое моделирование. Но не все примитивы могут быть выведены, например, неко-торые операции блоков DSP, некоторые виды памяти. В этом случае, если невозможен вывод, следует воспользоваться Масте-ром Архитектуры (Architecture Wizard) или Инструментом CORE Generator™. Существует несколько типов ресурсов памяти FPGA. Распределенная память (Distributed memory). Многие LUTы1 могут служить как небольшая память. Количество и раз- 1 Не каждый LUT в каждом типе FPGA может действовать как память. В архитектурах Xilinx, имеющих LUTы, которые могут быть использованы как память, эти LUTы находятся в SLICEMах.